



آزمایشگاه طراحی سامانه‌های رقیمی

تابستان ۱۴۰۵

دستیار استاد: علی اثنی‌عشری

آزمایش دوم

طراحی مدار ترکیبی به کمک طرح‌واره

مهلت ارسال: ۱۸ مردادماه

- مهلت ارسال پاسخ تمرین تا ساعت ۷:۵۹ تعیین شده است.
- با توجه به محدودیت زمانی آزمایشگاه، طراحی و کدنویسی هر آزمایش باید پیش از جلسه انجام شده و در قالب پیش‌گزارش تحویل داده شود. در جلسه آزمایشگاه فقط پیاده‌سازی طرح روی برد FPGA انجام می‌شود.
- بارم‌بندی کلی هر آزمایش به شرح زیر است: ۳۵ درصد نمره برای پیش‌گزارش، ۱۰ درصد برای حضور در کلاس، ۳۵ درصد برای پیاده‌سازی روی برد و ۲۰ درصد برای گزارش کار نهایی در نظر گرفته شده است. پیش‌گزارش باید شامل گزارش متنی کامل مراحل انجام آزمایش و پروژه نرم‌افزار Quartus با طراحی قابل سنتز باشد. نمره بخش پیاده‌سازی روی برد از آزمایش سوم به بعد اعمال می‌شود. گزارش کار نهایی نیز باید شامل نسخه نهایی و کامل پروژه، توضیحات دقیق درباره الگوریتم مورد استفاده و تصمیم‌های خاص اتخاذ شده به دلیل محدودیت‌های برد باشد؛ برای نمونه، محدودیت در وارد کردن یک عدد پنج‌رقمی BCD باید به‌طور کامل توضیح داده شود.
- در صورت غیبت دانشجو در یک جلسه، علاوه بر ۱۰ درصد نمره حضور، ۳۵ درصد نمره پیاده‌سازی نیز کسر خواهد شد؛ بنابراین، مجموع نمره کسر شده برابر با ۴۵ درصد است.
- در شرایط بسیار خاص، دانشجو می‌تواند با هماهنگی قبلی، جلسه غیبت شده را در جلسه‌ای دیگر جبران کند. در این حالت، نمایش و اجرای طرح روی برد FPGA الزامی است.
- پیش‌گزارشی که با تأخیر ارسال شود، فاقد ارزش نمره‌ای خواهد بود. همچنین، به‌ازای هر روز تأخیر در ارسال گزارش کار نهایی، ۳۰ درصد از نمره آن کسر می‌شود. گزارش کار نهایی حداکثر تا دو روز پس از مهلت تعیین شده قابل ارسال است.
- برای نگارش گزارش کار، حتماً از قالب **Course Project Report Template** موجود در [این پیوند](#) استفاده فرمایید.
- پاسخ‌های خود را به‌صورت تایپ‌شده ارسال کرده و حتماً نکات نگارشی را رعایت فرمایید.
- در سؤال‌هایی که نیازمند برنامه‌نویسی هستند، فایل کد کامنت‌گذاری شده و فایل میز آزمون را نیز همراه با گزارش ارسال فرمایید.
- تمام فایل‌های خود را در یک فایل فشرده با پسوند **zip** قرار دهید. نام فایل باید مطابق قالب زیر باشد:

Hw2_[StudentId]_[firstName]_[lastName]

هدف از این آزمایش این است که دانشجویان از امکانات طرح‌واره^۱ استفاده نموده و یک مدار ترتیبی^۲ را طراحی و پیاده‌سازی کنند.

شرح آزمایش دوم (۱۰۰ نمره)

اتاق انتظار یک اداره، ظرفیت ۱۵ نفر را دارد و دارای یک در ورودی و یک در خروجی است. در کنار هر یک از این درها، یک حسگر^۳ نصب شده است که با عبور فرد، سیگنالی به مدت یک نبض ساعت^۴ تولید می‌نماید. سیگنال مربوط به ورود با IN و سیگنال مربوط به خروج با OUT نمایش داده می‌شود.

فردی که قصد ورود به اتاق را دارد، برای باز شدن در ورودی باید دکمه Ent را فشار دهد. در این صورت، در ورودی به شرطی باز می‌شود که در زمان فشردن دکمه، تعداد افراد حاضر در اتاق کمتر از ۱۵ نفر باشد و ساعت مجاز ورود به اتاق نیز سپری نشده باشد. فرض کنید یک ساعت در اختیار داریم که خروجی آن با T نمایش داده می‌شود. مقدار این خروجی در زمان مجاز ورود برابر با ۱ است و هرگاه زمان مجاز سپری شده باشد، برابر با ۰ خواهد بود.

برای باز نگه داشتن در ورودی، باید سیگنال Open را به مدت لازم تا عبور فرد از در برابر با ۱ نگه داشت. در خروجی همواره باز است؛ مگر زمانی که تعداد افراد حاضر در اتاق به صفر برسد. در این صورت، باید سیگنال خروجی Close برابر با ۱ شود تا در خروجی بسته شود.

در طراحی مدار می‌توانید از یک شمارنده بالا/پایین^۵ مطابق جدول ۱ استفاده کنید. نمودار بلوکی شمارنده را در طرح خود بگنجانید و ارتباط ورودی‌ها و خروجی‌های آن را با سایر قسمت‌های مدار مشخص کنید. دقت کنید که در یک نبض ساعت ممکن است فردی از در ورودی وارد شده و هم‌زمان فرد دیگری از در خروجی خارج شود. فرض کنید حرکت در خلاف جهت تعیین شده برای درها امکان‌پذیر نباشد. بسامد^۶ کاری مدار را نیز محاسبه کنید.

جدول ۱: عملکرد شمارنده

Function	Enable	Clr	Clk	U
Reset Counter to 0	X	0	X	X
Hold Previous Number	0	1	X	X
Up Count	1	1	↑	1
Down Count	1	1	↑	0

¹ Schematic

² Sequential Logic

³ Sensor

⁴ Clock Pulse

⁵ Up/Down Counter

⁶ Frequency